说到音频，不得不提到DSP芯片，作为专门为音频处理而生的芯片，大家对其主要关注点有以下几个方向:
1 硬件资源
2 算力资源 MIPS
3 内存
5 DSP 生态
a TDM 口数量
现在车载随着纯booster 方案普及，主机里的音频方案越来越复杂，挂接的外设越来越多，比如,ADC/AMP/A2B/BT/Tuner，其中ADC/A2B 数量都要两三路，从现有经验来看，TDM口数量是越多越好，最少得7路以上
b ASRC
ASRC 主要用作Clock不同步情况下， 现在SOC与DSP基本上都是两个Audio Clock源，故需要增加ASRC 做时钟同步， 但是现在随着7.1.4 等多通道方案普及，ASRC 通道需求也越来越大
c SPI/GPIO/IIC 等
现在DSP 基本上都是从flash启动，而且flash还会存放音源文件以及参数，还有就是某些方案，MCU 与SOC 可以同时控制DSP，故SPI接口最起码得两个甚至3个 GPIO等用于状态通知，比如Clip，DSP初始化状态等
DSP 除了硬件之外，最主要的是DSP IP,广泛使用的是 Cadence HIFI 以及 ADI SHARC 系列， 另外还有 TI DSP 以及高通 Hexagon DSP
现在以HIFI与SHARC 来做个大致对比：
很多时候用 MIPS 来做对比，但是实际上不同IP的MIPS 无法统一，这边一般可以有两种对比
1 用MACs来做对比
2 写个256、512、1024 FIR，分别在不同DSP上运行，根据实际测试结果做比较
3 内存
现在DSP 基本上都会分配L1/L2 内存， L1 内存稍微小点，但是DSP 核访问速度快， L2 内存比较大，DSP 核访问速度慢一点，这边在评估时候 需要根据实际集成的算法所使用的内存进行叠加评估
4 定浮点计算
HIFI3/Qcom Hexagon DSP 是定点DSP,定点化处理要比浮点效率高，故在写算法时候需要根据相关指令集进行算法定点化处理，这点给算法开发带来了难度 HIFi4/5/SHARC 是支持浮点，这是算法工程师首选 使用一款DSP，不只是用这款DSP，实际上还需要厂商提供一整套成熟的开发工具以及相关音频链路设计工具， 支持算法快速集成落地，开源性等等，这给国产也带来了挑战，不过现在国产也在追赶，业界也有几家做的不错，希望后面使用的越来越多，这样在设计上可选性会加强
